MCP App StoreMCP App Store
de ltspice-mcp17
Guide complet pour l'écriture, l'édition et la simulation de circuits avec ngspice, couvrant les netlists, le scripting de contrôle et l'analyse de Monte Carlo.
Ce skill dote un agent de connaissances techniques approfondies sur la syntaxe ngspice et les flux de simulation. Il couvre tout, de la structure de base des netlists et la notation des valeurs critiques (ex: 'M' vs 'MEG') au scripting avancé des blocs .control et aux sources comportementales B.
Activez ce skill chaque fois que l'utilisateur mentionne ngspice, a besoin d'écrire des netlists SPICE spécifiquement pour le moteur ngspice, ou nécessite de l'aide pour interpréter les résultats de simulation et déboguer les problèmes de convergence.
.MEAS, les expressions de sources comportementales, les paramètres de sous-circuits et la directive .save pour l'extraction de signaux..step native (nécessitant des boucles .control à la place).Optimisé pour les agents intégrés à des serveurs MCP fournissant des capacités de simulation SPICE, tels que ceux utilisant le pont ltspice-mcp.
Cette compétence n'a pas encore été examinée par notre pipeline d'audit automatisé.
Extract Circuit Netlist Edge Features
Extract structured edge features from a bipartite circuit netlist (NetworkX MultiGraph), normalizing device/net ordering, mapping terminal colors, and detecting
Scientific Exploratory Data Analysis
Human-guided, defensive exploratory data analysis for scientific datasets: capture context first, propose one step, run disposable scripts, and keep an append-o
FIRE Planner
A structured knowledge base for FIRE (Financial Independence, Retire Early) planning: calculations, scenario testing, and international/multi-currency guidance.
Design for Test (DFT)
Guides Design-for-Test workflows: scan architecture planning, scan insertion, ATPG pattern generation, MBIST/LBIST insertion, JTAG setup, and DFT sign-off for m
Monte Carlo Monitoring Advisor
Analyze data coverage and create monitoring checks for warehouse tables and AI agents; identify coverage gaps and generate monitors-as-code.
CSV Data Summarizer
Automatically inspects CSV files and returns comprehensive statistical summaries and relevant visualizations using pandas and matplotlib/seaborn.
Logic Synthesis — RTL to Gate-level Netlist
Guidance and orchestration rules for logic synthesis: SDC constraint setup, compile strategies, netlist QC and LEC verification for ASIC/FPGA flows.
Static Timing Analysis (STA)
Automates multi-corner constraint validation, setup/hold analysis, and ECO guidance for digital chip design timing closure.