Compétences d'agent

GF — Orchestrateur SystemVerilog

gateflow-plugin

Orchestre le développement SystemVerilog/RTL : planifie, génère, vérifie et itère en utilisant des agents spécialisés pour livrer un RTL fonctionnel, propre au lint et testé.

Design for Test (DFT)

digital-chip-design-agents

Guide les flux de travail Design-for-Test : planification de l'architecture de scan, insertion de scan, génération de motifs ATPG, insertion MBIST/LBIST, configuration JTAG et validation DFT pour m

Profils d'Outils d'Analyse Structurelle et CDC

RTL Agent Team

Profils et conventions pour les outils d'analyse structurelle et de passage de domaine d'horloge (CDC) (svlens, spyglass, vc_cdc, questa) ainsi que des champs de résultats normalisés pour la CI.

Politique μArch-to-Verify (Phase 4→5)

RTL Agent Team

Politique de référence et listes de contrôle définissant les artefacts et les portes de qualité, les règles de tentative et l'escalade pour le pipeline RTL→Vérification (Phase 4→5) en vérification matérielle.

HoloCube Pomodoro & Trackers

holoclawd-open-firmware

Exécutez une application Pomodoro centrée sur HoloCube avec des trackers d'eau, d'exercice, de concentration et de pilules en temps réel ; contrôlez les sessions via le script d'exemple inclus et des commandes terminal.

nhero — Aftermarket Dispenser Network

asi

Framework traitant les distributeurs de pilules comme des périphériques réseau : routage, contrôle d'accès, indexation aléatoire et suivi confidentiel des stocks pour un flux de distribution personnalisé

Synthèse Logique — Du RTL au Netlist au niveau porte

digital-chip-design-agents

Guidage et règles d'orchestration pour la synthèse logique : configuration des contraintes SDC, stratégies de compilation, QC du netlist et vérification LEC pour les flux ASIC/FPGA.

Assistant de Développement Officiel M5Stack

aiflow

Support technique officiel pour le matériel M5Stack, fournissant des spécifications précises, des brochages et des exemples de code via MCP.